การเขียนโปรแกรมภาษา VHDL เพื่อบรรยายพฤติกรรมฮาร์ดแวร์ บนไอซี FPGA สำหรับผู้เริ่มต้น
เขียนโดย อ.จักรกฤษณ์ แสงแก้ว สาขาสารสนเทศศาสตร์ คณะวิทยาการสารสนเทศ มหาวิทยาลัยมหาสารคาม

เทคโนโลยีก้าวหน้าอย่างยิ่ง ในปัจจุบันนี้เรียกได้ว่ามนุษยชาติสามารถพัฒนายานอวกาศไปนอกโลก สามารถเดินทางด้วยเครื่องบิน ระบบนำวิถีด้วยเรดาห์ การโคลนมนุษย์ มากมายเหลือเกิน(มากมายเกินกว่าที่จะศึกษาเรียนรู้ได้หมด) การพัฒนาในด้านต่าง ๆ ได้รับอิทธิพลมาจากการพัฒนาด้านไมโครอิเล็กทรอนิกส์ สำหรับวันนี้นำท่านทั้งหลายให้รู้จักการเขียนโปรแกรมด้วยภาษา VHDL เพื่อบรรยายพฤติกรรมของฮาร์ดแวร์ ซึ่งถือว่าเป็นเทคโนโลยีชั้นสูงที่น่าสนใจอย่างยิ่ง เพราะการพัฒนาฮาร์ดแวร์ด้วย VHDL ไม่ยึดติดกับสถาปัตยกรรมของฮาร์ดแวร์อีกต่อไป นอกจากนั้นสามารถทำงานได้รวดเร็ว หลายบริษัทนำ FPGA ไปใช้เพื่อสร้างการ์ดเร่งสามมิติ บทความนี้ผมใช้บอร์ดทดลอง FPGA PlanTon จาก Ideaonchip


รูป : แสดงบอร์ดทดลอง FPGA PlanTon จาก IdeaonChip (บอร์ดนี้พัฒนาในประเทศไทย)

วัตถุประสงค์ :
1. สามารถเชื่อมต่อสายสัญญาณต่าง ๆ ระหว่างบอร์ด FPGA PlanTon และไมโครคอมพิวเตอร์ได้
2. สามารถโหลดผลลัพธ์จากการสังเคราะห์พฤติกรรมฮาร์ดแวร์ลงบนชิป FPGA ได้
3. สามารถ Assign Pin เพื่อกำหนดขาสัญญาณให้กับชิป FPGA ได้
4. สามารถ สังเคราะห์ .bit ซึ่งเป็นพฤติกรรมของฮาร์ดแวร์ถูกสังเคราะห์จากโปรแกรม ISE ได้
5. สามารถเขียนโปรแกรม VHDL เพื่อสร้างวงจร AND Gate ได้

เครื่องมือในการศึกษา :
1. บอร์ด FPGA PlanTon จาก IdeaOnChip
2. โปรแกรม ISE 9.1
3. สาย LPT-JTAG สำหรับเชื่อมต่อระหว่างบอร์ด PlanTon กับไมโครคอมพิวเตอร์
4. หม้อแปลงขนาด 6 โวลท์ ขนาด 600-800 มิลลิแอมป์

ข้อเด่นของภาษา VHDL :
การออกแบบระบบดิจิตอลในสมัยก่อนใช้การวาดวงจร (Capture Schematic) , จำลองการทำงาน (Simulation) หากต้องการเปลี่ยนเทคโนโลยีของระบบที่ออกแบบเอาไว้ทำได้ยาก เช่น เปลี่ยนจาก Microchip PIC ไปทำงานใน ARM ทำได้ลำบากและใช้เวลามาก แต่ถ้าใช้เทคโนโลยี HDL (Hardware Description Language) สามารถทดสอบวงจรที่ออกแบบแล้วเก็บไว้ในชิป FPGA(Field Programmable Gate Arrays) หรือชิป ASICs (Application Specific Integrated Circuits) โดยไม่ยึดติดกับสถาปัตยกรรมของ CHIP ที่ใช้งานอีกต่อไป
• VHDL สามารถออกแบบวงจรที่มีความซับซ้อนได้
• VHDL เป็นภาษามาตรฐานสากล
• ปี 1987 ได้บรรจุ VHDL ในมาตรฐาน IEEE 1076-1987 (VHDL'87)
• ปี 1993 ได้พัฒนาและบรรจุ VHDL ในมาตรฐาน IEEE 1076-1993 (VHDL'93) ได้เพิ่มไวยากรณ์ให้มีความสะดวกขึ้น
• VHDL สามารถออกแบบวงจรดิจิตอลเท่านั้น ได้มีการวิจัยและพัฒนาให้สามารถออกแบบวงจรอนาล็อก เรียกว่า VHDL-AMS (Analog Mixed Signal)
• VHDL ใช้งานจริงในอุตสาหกรรมฮาร์ดแวร์
• ภาษา VHDL ที่เขียนขึ้นนำไปใช้งานกับซอฟต์แวร์ใด ๆ ที่สนับสนุน VHDL ได้ (ไม่ยึดติดซอฟต์แวร์)
• ภาษา VHDL นำกลับมาใช้ได้ใหม่ (Reuseable)
• VHDL ทำงานแบบต่อเนื่องของคำสั่งไปพร้อม ๆ กัน (Concurrent)

ระดับในการออกแบบวงจรดิจิตอล :
การออกแบบวงจรดิจิตอลมี 4 ระดับ ขึ้นอยู่กับประสบการณ์และความสามารถของนักออกแบบ ท่านสามารถเลือกใช้การออกแบบได้หมด ดังนี้
• System Level บรรยายพฤติกรรมของวงจรดิจิตอลในลักษณะอัลกอริทึม (วิธีการทำงานแต่ละขั้น)
• RTL (Register Transfer Level) บรรยายลักษณะของการไหลข้อมูลเข้าและออกภายในวงจร
• Gate Level บรรยายในระดับลอจิกเกต ฟลิปฟลอป ที่เชื่อมต่อเข้าเป็นวงจร
• Transistor Level ในระดับนี้ภาษา VHDL ไม่สามารถบรรยายพฤติกรรมได้ เนื่องจากเกี่ยวข้องกับค่าการเก็บประจุไฟฟ้า และค่าความต้านทาน และทรานซิสเตอร์เข้ามาเกี่ยวข้อง

ขั้นตอนการดำเนินการ :
1. เชื่อมต่อสาย JTAG เข้ากับบอร์ด FPGA PlanTon และไมโครคอมพิวเตอร์
2. ขั้นตอนการออกแบบฮาร์ดแวร์
3. การกำหนด Input/Output และโครงสร้างของฮาร์ดแวร์
4. การเขียนโปรแกรมภาษา VHDL
5. การกำหนดขาสัญญาณให้กับชิป FPGA
6. การสังเคราะห์ฮาร์ดแวร์
7. การโปรแกรมฮาร์ดแวร์ลงบนชิป FPGA
8. การทดลองเปลี่ยนขาสัญญาณเป็นค่าอื่น

1. เชื่อมต่อสาย JTAG เข้ากับบอร์ด FPGA PlanTon และไมโครคอมพิวเตอร์
ก่อนอื่นต้อง ขอขอบคุณท่าน "HELLO WORLD" จากเว็บอิเล็กทูเดย์ ที่ได้ช่วยจัดหาบอร์ด PlanTon ในราคาเพื่อการศึกษามาให้ใช้งาน ขอบพระคุณอย่างสูงมา ณ โอกาสนี้ เร็ว ๆ นี้ ประมาณ พฤษภาคม 2551 ผมได้มีโอกาสไปอินเดีย เพื่ออบรม FPGA จะนำบอร์ด PlanTon ไปด้วย และจะนำภาพบรรยากาศมาฝากครับ !!

รูป : แสดงบอร์ด FPGA PlanTon

ขั้น 1.1 เชื่อมต่อสาย JTAG เข้ากับบอร์ด FPGA PlanTon และไมโครคอมพิวเตอร์

รูป : การเชื่อมต่อสายสัญญาณ JTAG เข้ากับบอร์ด FPGA PlanTon

ขั้น 1.2 เชื่อมต่อปลายสาย JTAG อีกด้านเข้ากับ LPT Port ทางฝั่งไมโครคอมพิวเตอร์

รูป : การเชื่อมต่อพอร์ท LPT เข้ากับไมโครคอมพิวเตอร์

ขั้น 1.3 ป้อนแหล่งจ่ายไฟให้กับบอร์ด FPGA PlanTon

รูป : การเสียบสายอแดปเตอร์เพื่อป้อนแหล่งจ่ายไฟให้กับบอร์ด FPGA PlanTon

2. ขั้นตอนการออกแบบฮาร์ดแวร์ด้วยภาษา VHDL
ในขั้นตอนนี้ผู้เขียนเลือกใช้โปรแกรม ISE อนุมานว่าท่านได้ติดตั้งโปรแกรม ISE ในระบบของท่านเรียบร้อยแล้ว
ขั้น 2.1 เข้าสู่โปรแกรม ISE เลือกไอคอน Project Navigator

รูป : ไอคอน Project Navigator เพื่อเข้าสู่โปรแกรม ISE

ขั้น 2.2 ในครั้งแรกพบกับข้อแนะนำการใช้โปรแกรม ISE ให้คลิ๊ก OK เพื่อเข้าสู่โปรแกรมหลัก หรือคลิ๊ก next tip/previouse tip เพื่ออ่านข้อเสนอแนะก่อนหน้าหรือถัดไป

รูป : แสดงข้อเสนอแนะของการใช้ ISE

ขั้นที่ 2.3 สร้างโปรเจ็คใหม่ คลิ๊ก File -> New project

รูป : การสร้างโปรเจ็คใหม่
ขั้นที่ 2.4 การกำหนดชื่อโปรเจ็คและไดเร็คทอรี่สำหรับเก็บโปรเจ็ค ในตัวอย่างนี้ตั้งชื่อโปรเจ็ค FPGA01 เก็บไว้ในไดวร์ D:\_FPGA\fpga_examples\FPGA01

รูป : แสดงการตั้งชื่อและไดเร็คทอรี่ของโปรเจ็คใหม่

ขั้นที่ 2.5 กำหนดไอซีชิป FPGA ที่ท่านใช้งาน ซึ่งในรุ่น Fpga PlanTon ใช้ชิป Xilinx Spartan3 รุ่น XC3S250E ขนาดตัวถัง PQ208

รูป : การกำหนดไอซีชิป FPGA

ขั้นที่ 2.6 การสร้างซอร์สโค๊ด ในตัวอย่างนี้เราจะไปสร้างกันอีกครั้งในตอนหลัง ดังนั้นขั้นนี้เลือก Next ผ่านไป

รูป : การสร้างซอร์สโค๊ด VHDL

ขั้นที่ 2.7 การใช้ซอร์สโค๊ดอื่น ๆ เอามาในโปรเจ็ค ในตัวอย่างนี้เราไม่ได้เพิ่มโค๊ดเข้ามาให้คลิ๊ก next ผ่านไป

รูป : การเพิ่มโค๊ด VHDL อื่น ๆ เข้ามาในโปรเจ็ค

ขั้นที่ 2.8 การสรุปผลการสร้างโปรเจ็คใหม่ โปรแกรม ISE จะสรุปผลการสร้างโปรเจ็คให้เราอัตโนมัติ โดยแสดงรายละเอียดดังภาพต่อไปนี้

รูป : การสรุปผลการสร้างโปรเจ็คใหม่

ขั้นที่ 2.9 การสร้างซอร์สโค๊ดขึ้นมาใหม่ ในกรณีอยู่ภายในโปรแกรม ISE ให้ท่านเลือก xc3s250e4pq208 คลิ๊กขวา เลือก New Source เพื่อสร้างซอร์สโค๊ด VHDL ขึ้นใหม่

รูป : การสร้างซอร์สโค๊ด VHDL ขึ้นมาใหม่

ขั้นที่ 2.10 เลือก VHDL Module เพื่อสร้างมอดูลใหม่ และตั้งชื่อโค๊ด VHDL ในตัวอย่างนี้ตั้งชื่อว่า AND_GATE

รูป : การตั้งชื่อไฟล์ VHDL

3. การกำหนด Input / Output ให้กับ วงจร AND Gate ที่สร้างขึ้นใหม่
ขั้นที่ 3.1 กำหนดชื่อ Input/Output ให้กับฮาร์ดแวร์ที่สร้างขึ้นใหม่ ในตัวอย่างนี้ ตั้งชื่อ Q เป็น Output และ A, B เป็น Input วงจรนี้เป็นการสร้าง AND Gate ด้วยภาษา VHDL

รูป : การกำหนด input/output ให้กับวงจรแอนด์เกต (AND Gate)

ขั้นที่ 3.2 สรุปผลขั้นตอนการสร้าง Source Code ภาษา VHDL ดังนี้

รูป : การสรุปขั้นตอนการสร้างซอร์สโค๊ด VHDL

4. การเขียนโค๊ด VHDL ภายในโปรแกรม ISE
ขั้นที่ 4.1 หลังจากกำหนด Input/Output ของฮาร์ดแวร์ที่สร้างขึ้นแล้วในขั้นนี้โปรแกรม ISE จะสรุปการใช้งานของขาสัญญาณต่าง ๆ ดังนี้

รูป : หน้าจอหลักของโปรแกรม ISE

ขั้นที่ 4.2 โค๊ด VHDL ที่ได้รับการสังเคราะห์จากโปรแกรม ISE แสดงได้ดังต่อไปนี้

รูป : ภาษา VHDL สังเคราะห์จากโปรแกรม ISE

ขั้นที่ 4.3 ให้เขียนโค๊ดของ AND Gate ดังนี้เพิ่มเข้าไปในส่วนของ Begin / End

รูป : ภาษา VHDL สำหรับใช้สร้าง AND Gate

5. การกำหนดขาสัญญาณให้กับชิป FPGA (Assign Pin)
ขั้นที่ 5.1 การกำหนดขาสัญญาณให้กับชิป FPGA ให้ท่านเลือก AND_GATE - Behavioral (AND_GATE.vhd) จากนั้นดับเบิ้ลคลิ๊ก Assign Package Pins ดังภาพต่อไปนี้

รูป : การกำหนดขาสัญญาณให้กับชิป FPGA

ขั้นที่ 5.2 โปรแกรม ISE แจ้งเตือเกี่ยวกับการสร้าง Constrain File ซึ่งจะถูกเพิ่มเข้าาในโปรเจ็ค ท่านต้องการให้ ISE สร้งา UCF และเำพิ่มในโปรเจ็คของท่านเดี๋ยวนี้หรือไม่ ? ตอบ Yes


รูป : การแจ้งเตือนเกี่ยวกับการสร้าง Constrain File

ขั้นที่ 5.3 กำหนดขาสัญญาณให้กับอินพุต/เอาท์พุตของฮาร์ดแวร์ที่สร้างขึ้น ในตัวอย่างนี้กำหนดให้
• ขา A เป็น Input กำหนดให้เป็นขาสัญญาณหมายเลข 152
• ขา B เป็น Input กำหนดให้เป็นขาสัญญาณหมายเลข 153
• ขา Q เป็น Input กำหนดให้เป็นขาสัญญาณหมายเลข 181S

รูป : การกำหนดขาสัญญาณให้กับชิป FPGA

ขั้นตอน 5.4 ปิดโปรแกรม Xilinx PACE - [Design Object List - I/O Pins] เพื่อกลับไปยังโปรแกรม ISE ท่านต้องการบันทึกการเปลี่ยนแปลงหรือไม่ ตอบ Yes

รูป : การบันทึกการเปลี่ยนแปลงในขั้นตอนการกำหนดขาสัญญาณให้กับชิป FPGA

ขั้นที่ 5.5 โปรแกรม ISE จะแสดงข้อความพร้อมสรุปรายละเอียดการใช้งานขาสัญญาณดังภาพต่อไปนี้

รูป : โปรแกรม ISE สรุปรายละเอียดการใช้งานขาสัญญาณ


รูป : โปรแกรม ISE สรุปรายละเอียดการใช้งานขาสัญญาณ

ก6. การโปรแกรมผลลัพธ์จากการสังเคราะห์ฮาร์ดแวร์ลงบนชิป FPGA
ขั้นที่ 6.1 การเรียกใช้งานโปรแกรม iMPACT (โปรแกรมสำหรับการโปรแกรมชิป FPGA)

รูป : แสดงการเรียกใช้งาน iMPACT

ขั้นที่ 6.2 สร้างโปรเจ็คใหม่

รูป : การสร้างโปรเจ็คสำหรับโหลดข้อมูลลงบนชิป FPGA ขึ้นมาใหม่

ขั้นที่ 6.3 เลือกการสร้างโปรเจ็คใหม่และไดเร็คทอรี่ที่ต้องการตามอัธยาศัย

รูป : การสร้างโปรเจ็คใหม่สำหรับโหลดข้อมูลลงชิป FPGA

ขั้นที่ 6.4 การเลือกสายสัญญาณที่ใช้โหลดโปรแกรมลงบนชิป FPGA ให้ท่านเลือก JTAG -> Automatically Connect to a cable and Identify Boundary-Scan Chain ดังภาพต่อไปนี้

รูป : การเลือก JTAG สำหรับโปรแกรมชิป FPGA

ขั้นที่ 6.5 การเลือกไฟล์ที่ได้จากการสังเคราะห์ด้วยโปรแกรม ISE ซึ่งมีนามสกุล .bit เพื่อโหลดเข้าสู่ชิป FPGA ต่อไป


รูป : การเลือกไฟล์ and_gate.bit เพื่อโหลดลงสู่ชิป FPGA

ขั้นที่ 6.6 คำเตือนเกี่ยวกับ iMPACT เกี่ยวกับการเปลี่ยนแปลงค่าสัญญาณนาฬิกาของ JtagClk คลิ๊ก Ok เพื่อเริ่มเข้าสู่โหมดการโปรแกรม

รูป : การแจ้งเตือนเกี่ยวกับสัญญาณนาฬิกาของ JTAG

ขั้นที่ 6.7 เข้าสู่หน้าตาโปรแกรม iMPACT พร้อมที่จะโหลดข้อมูลลงในชิป FPGA แล้ว

รูป : หน้าตาโปรแกรมหลักของ iMPACT สำหรับโหลดข้อมูลลงชิป FPGA

ขั้นที่ 6.7 การโปรแกรมให้คลิ๊กขวาไอคอน Xilinx เลือก Program เพื่อโหลดข้อมูลลงในชิป FPGA ดังภาพต่อไปนี้

รูป : การโปรแกรมชิป FPGA

ขั้นที่ 6.8 แสดงค่า Properties ของการโปรแกรมเลือก OK เพื่อเริ่มต้นโปรแกรมข้อมูลลงบนชิป FPGA

รูป : ค่า Properties ของการโปรแกรมข้อมูลลงบนชิป FPGA

ขั้นที่ 6.9 เริ่มต้นโหลดข้อมูลลงบนชิป FPGA

รูป : แสดงการโหลดข้อมูลลงบนชิป FPGA

ขั้นที่ 6.10 การโหลดข้อมูลสมบูรณ์

รูป : แสดงการโหลดข้อมูลลงบนชิป FPGA สมบูรณ์

7. การทดสอบผลลัพธ์บนบอร์ดทดลอง FPGA PlanTon
หลังจากโหลดข้อมูลจากการสังเคราะห์ฮาร์ดแวร์ด้วย VHDL ลงบนบอร์ด FPGA PlanTon เรียบร้อยแล้ว เมื่อกดสวิทช์ P152 และ P153 (หมายเลขขาสัญญาณ) จะทำให้สัญญาณที่ขา P181 ซึ่งต่อกับหลอด LED (Light Emitting Diod) เปล่งแสงขึ้นมา เป็นไปตามหลักการของ AND Gate หากเลื่อนสวิทช์ P152 หรือ P153 เป็นลอจิกศูนย์ ผลลัพธ์คือหลอด LED จะดับไป

รูป : การทดสอบผลลัพธ์ VHDL กับบอร์ด FPGA PlanTon

สรุปผล
บทความนี้ได้บรรยายถึงการเขียนโปรแกรมภาษา VHDL และเก็บไว้ภายในชิป FPGA ขั้นตอนทั้งหมดที่ได้กล่าวไปแล้วนั้น ทำให้ท่านเห็นภาพของการดำเนินงานโดยรวมของการพัฒนาแอพลิคชั่นด้วยภาษา VHDL ผู้เขียนหวังว่าบทความนี้จะมีประโยชน์ต่อเยาวชนในชาติได้บ้าง และส่งผลให้เยาวชนรุ่นหลังเรียนรู้และใช้งาน FPGA ได้รวดเร็ว ไม่เสียเวลาในการเริ่มต้น หวังเป็นอย่างยิ่งว่าในอนาคตอันใกล้ จะเห็นผลิตภัณฑ์ที่ถูกพัฒนาโดยเยาวชนในชาติไทย เช่นเดียวกับบอร์ด PlanTon ซึ่งพัฒนาโดยคนไทย สุดท้ายนี้ขอขอบพระคุณทุก ๆ ท่านที่เอื้อให้เกิดกระบวนการเรียนรู้อิเล็กทรอนิกส์ในสังคมไทย